《表1 时钟方案:基于FPGA脉冲雷达信号校准器的设计》
由于FPGA各模块对时钟需求不同,将时钟方案总结如表1所示。
图表编号 | XD00117459100 严禁用于非法目的 |
---|---|
绘制时间 | 2020.01.05 |
作者 | 梁瑞 |
绘制单位 | 西安翻译学院工程技术学院 |
更多格式 | 高清、无水印(增值服务) |
由于FPGA各模块对时钟需求不同,将时钟方案总结如表1所示。
图表编号 | XD00117459100 严禁用于非法目的 |
---|---|
绘制时间 | 2020.01.05 |
作者 | 梁瑞 |
绘制单位 | 西安翻译学院工程技术学院 |
更多格式 | 高清、无水印(增值服务) |