《表1 参数仿真结果Tab.1 Parameter simulation results》
本文设计的高速低抖动四相位时钟电路基于0.18μm CM OS工艺。版图如图10所示,面积450μm×920μm。图11所示CLKN、CLKP为差分正弦输入信号,CLK_recovery为经过时钟恢复电路后输出的方波信号。图12所示为输出时钟,可以看到经过相位校准环路的调节,最终实现了相位差为90°的4相位时钟。对时钟抖动仿真,如图13所示,得到平均时钟抖动102 fs。根据时钟抖动与采样信号频率的关系和时钟抖动与ADC信噪比的关系,计算得到本文设计电路的时钟抖动需小于169 fs,电流仿真结果为102 fs,完全满足要求。参数仿真结果列于表1。与采用其他方法的时钟电路的比较结果列于表2。
图表编号 | XD0030616000 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.05 |
作者 | 崔伟、张铁良、杨松 |
绘制单位 | 北京微电子技术研究所、北京微电子技术研究所、北京微电子技术研究所 |
更多格式 | 高清、无水印(增值服务) |