《表1 性能对比：基于40nm CMOS工艺的25Gb/s光接收机模拟前端电路设计》
提示：宽带有限、当前游客访问压缩模式
本系列图表出处文件名：随高清版一同展现
《基于40nm CMOS工艺的25Gb/s光接收机模拟前端电路设计》
表1总结了本文所设计模拟前端电路的性能参数，并与其他文献报道做了对比．由于低电源电压以及仅使用一次电感峰化技术，本文所设计的模拟前端电路在功耗和集成度方面更具优势．
| 图表编号 | XD00226233800 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.12.15 |
| 作者 | 谢生、闵闯、魏恒、毛陆虹、杜永超 |
| 绘制单位 | 天津大学微电子学院、天津大学微电子学院、中国电子科技集团第五十四研究所、天津大学电气自动化与信息工程学院、天津大学微电子学院 |
| 更多格式 | 高清、无水印（增值服务） |
