《表1 资源消耗:一种基于BP最小和译码算法的IP核设计》
在Xilinx ZYNQ7020上设计译码器的资源消耗如表1所示。最小和译码算法是通过迭代计算,使得最后收敛于正确结果。当迭代次数达到10,last_iteration置1,完成译码。为验证译码器正确性,通过Matlab产生随机序列作为编码输入,采用近似下三角的编码方法,通过BPSK调制解调、AWGN信道后,采用最小和BP译码算法译码,得到译码序列。编码输出后的量化信息作为本文设计的译码器激励信号进行译码。对比两者译码结果,信息比特位一致,且与随机输入序列相同,译码器IP核设计正确。
图表编号 | XD00174660300 严禁用于非法目的 |
---|---|
绘制时间 | 2020.06.15 |
作者 | 李威、彭端 |
绘制单位 | 广东工业大学信息工程学院、广东工业大学实验教学部 |
更多格式 | 高清、无水印(增值服务) |