《表1 XC5VFX70T器件每行的帧结构》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《FPGA在辐照环境下的故障注入系统研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

FPGA配置RAM为周期性结构，每行的帧组织相同[8]。本文使用XC5VFX70T FPGA进行设计，每行帧结构如表1所示。其中，块0包含IOB列、CLB列、BRAM配置列、DSP列、Clock列、PPC（PowerPC）列，块1部分包含BRAM内容列。最终得到的XC5VFX70T的帧结构如图2（a）所示，分为上下两部分，上半部分4行，下半部分4行，每行又按照列再次划分（图中黄色矩阵块所示为一IOB块），矩阵块中的帧从左到右排布。块0每行1802帧，共14416帧。块1每行768帧，共6144帧。填充的32帧无对应的帧地址，总帧数为20592帧，与配置比特流中向FDRI（frame data input register）寄存器写入的帧数量一致[7]。