《表1 FPGA配置模式》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种优化FPGA测试配置时间的方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

基于ATE（Automatic test equipment，即自动测试设备）对FPGA进行测试的大部分时间使用在配置上，因而对配置模式的选择尤其重要。如表1所示，FPGA主要的配置模式有边界扫描、主串、从串、主并和从并模式。为了节省测试配置时间，本文采用从并配置模式对FPGA进行测试配置，原因是从模式的时钟CCLK可从外部提供，同时并行模式可以令32位数据并行加载。