《表4 某FPGA DDR测试所需配置数量》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于片上Loopback的FPGA DDR模块串行测试方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

4) 每条片上Loopback串行测试链路需要6个FPGA IO作为测试辅助端口，覆盖全部DDR模块至少需要12个FPGA IO并进行6次配置[8]，如表4所示（仍以850个IO的Virtex FPGA为例）。