《表4 FPGA硬件平台和CPU软件平台所需的测试用时对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《可实现时分复用的CNN卷积层和池化层IP核设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

FPGA硬件平台和CPU软件平台所需的测试用时如表4所示，神经网络在CPU软件平台上迭代1次需要5.633×10-2s，而在FPGA硬件平台上[16]迭代1次需要1.941×10-2s，再结合10 000次迭代后的测试用时对比，可以看出采用多个卷积层IP核实现时分复用后对电路的加速效果约为3倍。但因为实现卷积层和池化层IP的函数参数可配置，导致不能对函数内for循环做并行优化和流水优化，故算法的加速效果受到一定限制。