《表2 计算阵列重配置:基于FPGA的可配置神经网络硬件设计》
由表4数据得出:1)硬件(HW)的分类速率是软件(SW)的几百倍,这足以表明在FPGA上开发神经网络的应用有着巨大优势。2)设计的新结构F,不仅资源占用略有下降,而且硬件分类速率比原结构提高了31%,在FPGA上开发应用程序,关键就是寻找资源利用与实现性能的平衡点。
图表编号 | XD00183153500 严禁用于非法目的 |
---|---|
绘制时间 | 2020.12.20 |
作者 | 訾晶、张旭欣、王钰、金婕 |
绘制单位 | 上海工程技术大学电子电气工程学院、上海工程技术大学电子电气工程学院、上海工程技术大学电子电气工程学院、上海工程技术大学电子电气工程学院 |
更多格式 | 高清、无水印(增值服务) |