《表1 FPGA配置模式Tab.1 The configuration mode of FPGA》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于V93000的现场可编程门阵列测试时间优化方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

基于自动测试设备（Automatic test equipment，ATE）对FPGA进行测试时，加载测试配置时间往往是加测试向量时间的数百倍，因而对配置模式的选择尤其重要.如表1所示:FPGA配置模式主要分为主串、从串、主并、从并模式和边界扫描模式.本文选择从并配置模式进行FP-GA配置，这是因为从模式的时钟CCLK可同时从外部提供，对下载时序的要求比主模式简单得多，而且并行模式可以使用D0～D31数据位并行下载，节省时间.