《表1 HPS与FPGA的通信接口的信号接口Tab.1 The communication interface between HPS and FPGA》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于Qsys的HPS与FPGA数据通信接口IP核的实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

根据系统设计的需要，通信组件的接口地址宽度设定为18bit，地址线为18根；通信组件的接口数据宽度设定为16bit，数据线为16根；通信组件的接口控制信号线包括片选信号线、读信号线和写信号线各1根。选取表1中信号作为自定义通信接口组件的输入输出信号，自定义的HPS与FPGA的数据通信接口信号时序见图1和图2。写使能信号失效后，要求写时序的地址与数据至少保持一个周期。根据设计，可访问地址范围为0~128kB。