《表2 总体资源使用情况：面向移动终端的残差网络加速器设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向移动终端的残差网络加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

搭建Res Net的硬件平台选用的是Xilinx FPGA Zynq系列ZCU102开发套件，该平台拥有强大的高速信号处理能力，同时具有超大容量的存储器以及诸多的逻辑资源．其时钟频率为300MHz，中央处理器有基于ARM v8架构的四核64位Cortex-A53应用处理单元以及基于ARM v7架构的双核32位Cortex-R5实时处理单元．处理系统具有4GB存储空间的DDR4，可编程逻辑部分具有512M B存储空间的DDR4．系统逻辑单元600K、DSP Slice为2520、最大I/O引脚数328．表2为部署Res Net的总体资源使用情况．