《表3 结果准确性对比：面向嵌入式的卷积神经网络硬件加速器设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向嵌入式的卷积神经网络硬件加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本设计在FPGA平台Stratix IV GX EP4SGX230进行验证，并完成了结果准确性对比。首先对原始的浮点数据不做量化处理，直接进行卷积运算，可得到当前结果的准确性。之后将原始的浮点数据分别进行16 bit、8 bit的固定精度量化，在16 bit情况下量化为Q14格式的数据，8 bit情况下对权重和偏置量化为Q6格式数据，将输入输出量化为Q8格式数据，得出对应结果。最后验证本设计中动态多精度（Dynamic Multi-Precision，DMP）量化后卷积运算的结果准确性。结果准确性对比如表3。