《表1 1T1MTJ存内位逻辑运算真值表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于STT-MRAM的位逻辑运算方案及灵敏放大器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

尽管上述方案有自参考、存储在存储器中的数字信息通过比较磁阻之差读出[9]的优势，但却显著增大了存内位逻辑运算单元的面积。为了进一步提升存内运算单元的密度[12]，本文提出一种基于1T1MTJ加参考单元结构的一种改进型存内位逻辑运算方案，如图2所示。该方案将上述方案的三组2T2MTJ单元简化为三组1T1MTJ结构，三根控制位线的控制逻辑与2T2MTJ方案相同。而参考单元结构由三组高阻态和低阻态的磁隧道结两两并联而成，在PVT变化下，保持感测余度不降低[13]。本方案中的灵敏放大器的输出是互补型结构，因此OUT+端口输出的功能与2T2MTJ方案相同，即可进行“与”和“或”运算，而OUT-端口输出还可进行额外的“与非”和“或非”运算。表1所示是真值表中展示了设高阻态为“1”、设低阻态为“0”时的运算示例结果。