《表1 4输入3级联组合逻辑电路真值表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于DNA链置换的三级联组合分子逻辑电路设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

通过对与或，与非或非，异或同或组合逻辑门进行DSD仿真分析可知，可以通过逻辑门控制链实现组合逻辑门逻辑运算。根据设计的与或、与非或非、异或同或组合逻辑门，可以组成多输入多级联分子逻辑组合电路，本文以3级联组合逻辑电路为例，其概念图如图7所示。其中，GA/O表示与或组合逻辑门，GNA/NO表示与非或非组合逻辑门，GX/XN表示异或同或组合逻辑门，GA/O，GNA/NO及GX/XN级联形成4输入3级联组合逻辑电路，R，S，T和W为组合逻辑电路的外部输入信号，Y为其最终的输出信号。C1/C2，C3/C4和C5/C6为组合逻辑电路的控制信号输入信号，决定4输入3级联组合逻辑电路实现的逻辑运算功能，C1使与门正常工作，C2使或门正常工作，C3使与非门正常工作，C4使或非门正常工作，C5使异或门正常工作，C6使同或门正常工作。组合逻辑电路的真值表如表1所示，其中“ON”与“OFF”分别代表逻辑“1”与逻辑“0”，输出信号Y共有10种形式的结构。设计的电路可以应用于信号加密。与或组合逻辑门是1级加密控制单元，输入信号为R，S，加密过程为与逻辑运算或者是或逻辑运算，输出为1级加密信号。与非或非组合逻辑门是2级加密控制单元，输入信号为T和1级加密信号，加密过程为与非逻辑运算或者是或非逻辑运算，输出为2级加密信号。异或同或组合逻辑门是3级加密控制单元，输入信号为W和2级加密信号，加密过程为异或逻辑运算或者是同或逻辑运算，输出为3级加密信号。