《表3 全加电路真值表：基于忆阻器-CMOS的通用逻辑电路及其应用》
提示：宽带有限、当前游客访问压缩模式
根据简化之后的逻辑式，设计了一种新的忆阻器-CMOS全加电路.如图3所示，A和B为全加电路输入.M1，M1，M3，M4为器件参数一致的相同忆阻器.I1，I2，I3，I4为CMOS反相器，其中反相器I1，I2，I3输入为高电平时，其下端导通；输入为低电平时，其上端导通；反相器I4反之.I3的上端接反相器I1的输出，下端接I2的输出.I4的上端接M1，M1构成的OR逻辑门电路的输出，下端接M3，M4构成的AND逻辑门电路的输出.进位信号Vcin为反相器I3，I4的输入，控制其导通.I3和I4的输出则分别为全加电路的输出Vsum和Vcout.全加电路真值表如表3所示.
| 图表编号 | XD00121880400 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.02.20 |
| 作者 | 杨辉、段书凯、董哲康、王丽丹、胡小方、尚柳汀 |
| 绘制单位 | 西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、浙江大学电气工程学院、香港理工大学电机工程系、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、西南大学计算机科学与信息科学学院、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室 |
| 更多格式 | 高清、无水印（增值服务） |
