《表1 通用逻辑电路实现过程》
提示：宽带有限、当前游客访问压缩模式
本文提出的通用逻辑电路中输入分为4种情况，对应能够得到AND-OR-XOR-XNOR逻辑门输出电压，其中AND和OR逻辑实现与MRL逻辑同理.XOR和XNOR逻辑输出结果如表1所示.
| 图表编号 | XD00121880600 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.02.20 |
| 作者 | 杨辉、段书凯、董哲康、王丽丹、胡小方、尚柳汀 |
| 绘制单位 | 西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、浙江大学电气工程学院、香港理工大学电机工程系、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室、西南大学计算机科学与信息科学学院、西南大学电子信息工程学院、西南大学非线性电路重庆市重点实验室 |
| 更多格式 | 高清、无水印（增值服务） |
