《表1 仿真时间对比:面向串行总线的层次化UVM验证平台设计》
与传统的transaction定义方法相比,改进的transaction定义缩短了仿真运行时间。表1列出在回归测试之前相同测试用例下,2种不同的transaction定义对仿真时间的影响。I2C,SPI模块对transaction的操作相对复杂,调用了copy,compare,print函数,与改进前的transaction定义相比,仿真速度提升了6%~7%左右;而UART模块相对简单,对transaction的处理次数少,仿真速度只提升了3%。
图表编号 | XD007610400 严禁用于非法目的 |
---|---|
绘制时间 | 2018.09.20 |
作者 | 陈琳娜、孟建熠、林志涛 |
绘制单位 | 浙江大学电气工程学院、复旦大学微电子学院、浙江大学电气工程学院 |
更多格式 | 高清、无水印(增值服务) |