《表1 总剂量辐照偏置条件 (单位/V)》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《抗辐射高压SOI NMOS器件的背栅效应研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文设计的抗辐射SOI NMOS器件采用抗辐射加固硅栅工艺和SOI技术，采用离子注入加固技术，击穿电压50 V。器件的总剂量辐照实验采用60 Coγ射线源进行，选取的剂量率为50 rad（Si）/s，总剂量点为50 k rad（Si）、100 k rad（Si）、150 k rad（Si）。辐照实验过程中参考电路应用环境施加偏置条件，如表1所示，VS、VD、VG、VBO、VSUB分别指器件的源极、漏极、多晶栅、体接触和衬底上的电位。辐照实验前后，SOI NMOS器件测试在KEITHLEY 4200半导体分析测试仪上进行，每次测试均在30 min内完成。