《表2 晶体管的辐照偏置条件参数》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《薄硅膜SOI器件辐射效应研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

随后将器件和电路样品放置在60Co辐射环境下，同时对器件施加最恶劣偏置。NMOS器件通常在传输门偏置下最为恶劣[6-7]，具体偏置条件如表2所示。累积150krad（Si）的总剂量辐射后再次测量器件和电路的特性，NMOS和PMOS晶体管的前栅极阈值电压漂移量均小于300m V。由于NMOSFET辐射引起的背栅开启电压变小、漏电增大，而PMOSFET刚好相反，在辐射后器件背栅开启电压变大、漏电降低，因此应重点研究NMOSFET器件辐射后的器件前栅和背栅特性的变化对电路静态电流的影响。