《表1 不同卷积神经网络模型的输入及深度》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《3D-ACC:基于3D集成电路的卷积神经网络加速结构研究》
本章以第4章构建的性能分析模型为基础,构建了3D-ACC的性能分析工具3D_ACC_ANALYZER,通过实验分析不同因素对3D-ACC实际计算性能效率的影响,包括平面脉动阵列的维度p以及三维堆叠的层数q,累加缓冲深度d,片上缓冲的大小以及卷积层的输入维度等。实验假设三维堆叠层数为4,片外主存采用4-link,10 Gbps的HMC存储,其访存带宽为160 GBps,加速器的时钟频率为1 GHz。实验采用VGG-16[27]、Res Net-50以及Inception V3[28]网络模型作为测试集合,分别统计不同负载完整计算过程的时间。为了简化分析,本文仅以上述模型的完整前向计算过程来分析加速结构的计算性能效率。三种网络模型的输入及深度参数如表1所示。
图表编号 | XD00189238200 严禁用于非法目的 |
---|---|
绘制时间 | 2020.12.05 |
作者 | 王吉军、郝子宇、李宏亮 |
绘制单位 | 江南计算技术研究所、江南计算技术研究所、江南计算技术研究所 |
更多格式 | 高清、无水印(增值服务) |