《表3 表达式出口举例:基于改进Z-路径覆盖提高测试充分性的方法》
从表3分析得出,对于由“或”逻辑连接的2个条件的布尔表达式有2个出口,这2个条件应该分别能取到真值才算覆盖这2个出口;对于由与逻辑连接的2个条件的布尔表达式有1个出口,这2个条件应该同时取到真值才能覆盖该出口;在表3中还给出了A||B&&C表达式的2个出口情况。
图表编号 | XD00180930000 严禁用于非法目的 |
---|---|
绘制时间 | 2020.06.01 |
作者 | 张晓玮、祝宇、晏海华 |
绘制单位 | 北京航空航天大学计算机学院、中国人民解放军96901部队、北京航空航天大学计算机学院 |
更多格式 | 高清、无水印(增值服务) |