《表4 6种乘累加器整体性能对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种面向卷积神经网络加速器的高性能乘累加器》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

由表4可知，在最差工艺角下，所提出的基于传输门实现的乘累加器，相比于基于标准单元库实现的相同架构的乘累加器，文献[5-7]提出的乘累加器以及传统乘累加器，速度分别提高了约15.13%、43.72%、15.98%、19.04%和37.42%，面积分别减小了约41.56%、47.01%、45.22%、44.39%和47.87%，功耗分别降低了约48.35%、59.40%、48.74%、54.08%和56.77%。