《表1 设计的结构尺寸:预埋芯片混合集成基板制造技术研究》
本研究深入探索芯片尺寸与多层共烧陶瓷基板腔体尺寸的匹配关系,参数化仿真数据如表1所示。应力采集数据为腔体边缘与芯片边缘之间的BCB表面应力最大值,仿真结果如图4所示。
图表编号 | XD00146140000 严禁用于非法目的 |
---|---|
绘制时间 | 2020.08.01 |
作者 | 李浩、王从香、崔凯、胡永芳 |
绘制单位 | 南京电子技术研究所、南京电子技术研究所、南京电子技术研究所、南京电子技术研究所 |
更多格式 | 高清、无水印(增值服务) |
本研究深入探索芯片尺寸与多层共烧陶瓷基板腔体尺寸的匹配关系,参数化仿真数据如表1所示。应力采集数据为腔体边缘与芯片边缘之间的BCB表面应力最大值,仿真结果如图4所示。
图表编号 | XD00146140000 严禁用于非法目的 |
---|---|
绘制时间 | 2020.08.01 |
作者 | 李浩、王从香、崔凯、胡永芳 |
绘制单位 | 南京电子技术研究所、南京电子技术研究所、南京电子技术研究所、南京电子技术研究所 |
更多格式 | 高清、无水印(增值服务) |