《表1：两种定时产生方式主要资源对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种高精度定时器设计方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文介绍了一种以FPGA为硬件平台的高精度定时器设计方法。该定时器基于参数化设计，实现定时时序的灵活可控；与直接使用高频时钟计数不同，它将定时信号分为整数和小数两部分产生从而实现一种通用架构，在资源占用、时序收敛和通用性等方面均取得良好效果，可满足一类雷达的定时器设计需求。