《Intel体系结构MMX技术开发指南》求取 ⇩

第一篇 程序员参考手册2

第一章 Intel体系结构MMXTM技术简介2

1.1 关于INTEL体系结构M MXTM技术2

1.1.1 单指令多数据（SIMD）技术2

目录2

1.1.2 性能提高3

1.2 关于本手册3

1.3 参考文献4

2.1 新性能5

2.2 新数据类型5

第二章 Intel体系结构MMXTM技术性能5

2.3 MMXTM寄存器6

2.4 扩展的指令集6

2.4.1 数据组7

2.4.2 饱和处理和环绕式处理7

2.4.3 指令集概览8

2.4.3.1 算术运算指令9

2.4.3.2 比较指令10

2.4.3.3 转换指令10

2.4.3.4 逻辑指令10

2.4.3.5 移位指令10

2.5 兼容性11

2.4.4 指令操作数11

2.4.3.6 转移指令11

2.4.3.7 EMMS（清MMXTM状态）指令11

第三章 应用程序编程模型13

3.1 数据格式13

3.1.1 内存数据格式13

3.1.2 IA MMXTM寄存器数据格式13

3.1.3 IA MMXTM指令和浮点标志字14

3.2 前缀（PREFIXES）14

3.3 使用IA MMXTM代码编写应用程序15

3.3.1 使用CPUID指令测CPU是否具有IA MMXTM技术15

3.3.2 EMMS指令16

3.3.3 与IA MMXTM技术的过程和函数之间的接口17

3.3.4 使用IA MMXTM指令和浮点指令编写代码17

3.3.4.1 建议和指导17

3.3.5 多任务操作系统环境18

3.3.5.1 并发多任务操作系统19

3.3.5.2 占先式多任务操作系统19

3.3.6 在IA MMXTM应用代码中的异常情况处理19

3.3.7 寄存器映射19

4.1.2 占先式多任务操作系统20

4.1.1 并发多任务操作系统20

4.1 现场切换20

第四章 系统编程模型20

4.2 异常错误22

4.3 与现有软件环境的兼容性23

4.3.1 寄存器别名23

4.3.2 浮点指令和MMXTM指令对浮点标志字的影响25

4.3.2.1 别名概述26

4.3.3 现场切换的支持26

4.3.7 操作系统的异常处理27

4.3.6 指令集仿真27

4.3.5 调试27

4.3.4 浮点异常错误27

第五章 Intel体系结构的MMXTM指令集28

5.1 指令语法28

5.2 指令格式29

5.3 符号规则29

5.4 如何阅读指令集说明书30

EMMS——MMXTM状态置空33

MOVD——转移32位数据34

MOVQ——转移64位数据36

PACKSSWB/PACKSSDW——有符号饱和方式数据成组38

PACKUSWB——无符号饱和方式数据成组40

PADDB/PADDW/PADDD——成组数据相加41

PADDSB/PADDSW——饱和方式成组数据相加43

PADDUSB/PADDUSW——饱和方式无符号成组46

数据相加46

PAND——逐位逻辑与48

PANDN——逐位逻辑与非50

PCMPEQB/PCMPEQW/PCMPEQD——成组数据的51

相等比较51

PCMPGTB/PCMPGTW/PCMPGTD——成组数据的54

大于比较54

PMADDWD——成组数据的乘加56

PMULHW——成组数据的乘后取高位58

PMULLW——成组数据的乘后取低位59

POR——逐位逻辑或60

PSLLW/PSLLD/PSLLQ——成组数据的逻辑左移62

PSRAW/PSRAD——成组数据的算术右移64

PSRLW/PSRLD/PSRLQ——成组数据的逻辑右移67

PSUBB/PSUBW/PSUBD——成组数据的减法69

PSUBSB/PSUBSW——饱和方式成组数据相减72

PSUBUSB/PSUBUSW——饱和方式无符号成组数据相加74

PUNPCKHBW/PUNPCKHWD/PUNPCKHDQ——77

高位成组数据分解77

PUNPCKLBW/PUNPCKLWD/PUNPCKLDQ——80

低位成组数据分解80

PXOR——逐位逻辑异或82

附录A IA MMXTM指令集一览表84

附录B IA MMXTM指令格式及编码86

附录C 按字母列表的IA MMXTM指令集助记符94

附录D IA MMXTM指令集操作码映射97

第二篇 开发手册102

第一章 《Intel体系结构MMXTM技术开发者手册》简介102

1.1 关于本手册104

1.2 参考文献105

（P6系列）体系结构106

2.1.1 超标量（奔腾系列）的流水线106

2.1 超标量（奔腾系列）的流水线和动态执行106

第二章 处理器体系结构和流水线简介106

2.1.2 动态执行（P6系列）流水线109

2.2 高速缓存Cache113

2.3 分支目标缓存113

2.3.1 相连分支114

2.4 写缓存115

第三章 MMXTM代码开发规则116

3.1 规则列表及建议116

3.1.1 规则116

3.1.2 建议117

3.2.1 寻址方式118

3.2 常规的优化方案118

3.2.2 对齐120

3.2.2.1 代码121

3.2.2.2 数据121

3.2.3 有前缀的操作码121

3.2.4 动态执行（P6系列）处理器中的部分寄存器阻塞122

3.2.5.1 动态分支预测124

3.2.5.2 在动态执行（P6系列）处理器上的静态预测124

3.2.5 有关分支预测的信息124

3.3 调度126

3.3.1 通用配对规则127

3.3.2 整数配对规则127

3.3.2.1 配对指令集128

3.3.2.2 由于寄存器相关而不能配对的指令129

3.3.2.3 特定配对130

3.3.2.4 配对执行的限制130

3.3.3 MMXTM指令配对准则131

3.3.3.1 两个MMXTM指令的配对131

指令配对132

3.3.3.3 U管道的MMXTM指令与V管道中的整数132

3.3.3.4 调度规则132

3.3.3.2 U管道的整数指令与V管道中的MMXTM132

指令配对132

3.4 指令选择133

3.4.1 使用访问内存的指令133

3.4.2 指令长度134

3.5 高速缓存优化135

3.5.1 线读入顺序（命令）135

3.5.2 在高速缓存线中的数据对齐136

3.5.3 写分配效果136

3.5.3.1 优化方法1：布尔137

3.5.3.2 优化方法2：写前检查137

3.6.1 对部分内部访问138

3.6 内存优化138

3.6.2 增加内存填充和视频填充的带宽141

3.6.2.1 内存填充141

3.6.2.2 视频填充142

第四章 MMXTM代码开发策略143

4.1 制订计划143

4.2 哪部分代码可使用MMXTM技术改进？144

4.3 代码是浮点型还是整型？144

4.3.1 混用浮点和MMXTM代码145

4.4 EMMS准则146

4.5 CPUID的检测MMXTM技术的用法146

4.6.1 堆栈对齐147

4.6 数据对齐147

4.7 数据安排148

4.8 应用程序最后的调节149

第五章 MMXTM的编码技术150

5.1 无符号分组150

5.2 有符号分组151

5.3 饱和模式下的交错成组151

5.4 非饱和模式下的交错成组153

5.5 非交错分组153

5.6 含有一个常数的复数乘法154

5.7 无符号数差值的绝对值155

5.8 有符号数差值的绝对值156

5.9 绝对值157

5.10 有符号数截取到任意有符号区域［HIGH,LOW］157

5.11 无符号数截取到任意无符号区域［HIGH,LOW］159

5.12 常数生成160

第六章 MMXTM性能监测扩展161

6.1 超标量（奔腾系列）性能监测事件164

6.1.1 MMXTM指令事件说明164

6.2 动态执行（P6系列）性能监测事件167

6.3 RDPMC指令175

6.3.1 指令规程175

附录A MMXTM指令集177