《RISC体系结构及其实现技术》求取 ⇩

第一篇　RISC体系结构1

第一章　微处理器发展概述3

1.1　微处理器的兴起3

1.2　CISC微处理器5

1.2.1　80x86系列的发展5

1.2.2　CISC结构的缺点9

1.3RISC微处理器12

1.3.1 早期的RISC处理器13

1.3.2 第二代RISC微处理器13

1.3.3 高性能的RISC微处理器17

第二章 计算机体系结构设计思想的进展23

2.1 体系结构与实现23

2.2 体系结构的分级26

2.3 体系结构的设计目标28

2.3.1 高性能28

2.3.2 持久性29

2.3.3 跨代兼容性31

2.3.4 软件移植性33

第三章 用户指令系统级体系结构34

3.1 数据类型34

3.1.1 机器的字长34

3.1.2 数据的编址37

3.1.3 整数40

3.1.4 浮点数41

3.1.5 其他数据类型43

3.2 指令系统43

3.2.1 指令格式44

3.2.2 指令类型48

3.2.3 提高性能的措施51

3.3 通用寄存器60

3.3.1　寄存器堆60

3.3.2　寄存器窗口61

3.4　寻址方式63

4.1　共享存储器模型65

第四章　多处理器环境级体系结构65

4.2　数据共享68

4.2.1　原子访问68

4.2.2　同步原语69

4.3　事件排序72

4.3.1　排序的必要性72

4.3.2　强排序和弱排序73

4.3.3　排序示例75

4.4　存储器一致性77

4.4.1　产生一致性问题的原因78

4.4.2　解决一致性问题的方法79

第五章　操作环境级体系结构82

5.1　存储管理82

5.1.1　虚实地址转换82

5.1.2　存储访问保护91

5.1.3　PA RISC的存储管理93

5.2.1 中断和异常的分类96

5.2　中断与异常96

5.2.2 中断和异常的处理97

5.2.3　中断和异常的精度99

第六章　微处理器体系结构的发展趋势104

6.1　RISC的定义与特点104

6.2　RISC体系结构的发展历程107

6.2.1 RISC设计思想的先驱107

6.2.2　早期的RISC体系结构110

6.2.3　80年代中后期的RISC体系结构115

6.2.4　高性能RISC体系结构123

6.2.5　微处理器体系结构展望124

第二篇　RISC实现技术131

第七章　超标量处理技术131

7.1　超标量处理器实例132

7.1.1　PowerPC 601132

7.1.2　Motorola 88110144

7.2　超标量处理技术155

7.2.1　执行部件的设置155

7.2.2　提高指令执行的并行度158

7.2.3　增加存储器带宽166

第八章　超流水线处理技术172

8.1　超流水线处理器实例——Mips R4000173

8.1.1　机器的组织173

8.1.2　流水线操作179

8.2　流水线上的相关问题187

8.2.1　PowerPC 601流水线结构188

8.2.2　解决控制流相关问题191

8.2.3　解决数据相关问题195

8.3　流水线结构的发展趋势199

第九章　VLIW处理技术208

9.1　VLIW的概念208

9.2VLIW处理器实例210

9.2.1 URPR—1的结构210

9.2.2 URPR—1的指令系统213

9.2.3 URPR—1系统215

9.2.4 流水寄存器堆的原理216

9.2.5 两级软件流水技术218

9.3 指令级并行处理技术比较220

9.3.1 超标量和超长指令字220

9.3.2 时间并行与空间并行222

第十章 相关性技术225

10.1 控制流相关的处理技术225

10.1.1 转移指令对性能的影响225

10.1.2 减少转移损失的措施228

10.2.1 结构相关243

10.2 数据相关的处理技术243

10.2.2 数据相关245

第十一章 多级存储体系与存储管理249

11.1 分级存储器249

11.1.1 存储器分级的必要性249

11.1.2 片上多级高缓251

11.1.3　片外高缓253

11.1.4　主存储器260

11.2　存储器管理技术265

11.2.1　虚拟存储器技术266

11.2.2　地址转换技术270

11.2.3　存储保护技术278

第十二章　总线与互连技术281

12.1　CPU总线281

12.1.1 PowerPC 60X总线282

12.1.2 处理器间总线的特点293

12.2 系统总线295

12.2.1 系统总线技术进展296

12.2.2 PCI局部总线299

12.3 外围接口308

第十三章 中断处理技术311

13.1 流水线的中断处理311

13.1.1 精确中断与不精确中断311

13.1.2 精确中断的实现方法312

13.1.3 中断处理技术的应用320

13.2 多处理器系统的中断处理322

14.1 高缓概述325

第十四章 高缓及其一致性技术325

14.1.1 高缓的组织与结构326

14.1.2 增强高缓性能的措施332

14.2 高缓一致性技术334

14.2.1 目录协议336

14.2.2 监测协议338

14.3 高缓一致性的其他问题351

14.3.1 多级高缓351

14.3.2 共享存储器的大规模多处理器系统352

第十五章 优化编译与指令调度356

15.1 优化编译356

15.1.1 优化编译概述356

15.1.2 MIPS优化编译器362

15.1.3 优化编译的新课题368

15.2 指令调度373

15.2.1 局部调度374

15.2.2 全局调度377

参考文献383