《Power PC体系结构》求取 ⇩

第一章　Power PC概念简介1

1.1　计算机简史1

1.2　术语和定义2

1.2.1　体系结构2

1.2.2　简化指令集处理2

1.2.3　流水线技术2

1.2.4　超级标量3

1.2.5　执行单元3

1.2.6　浮点单元3

1.2.7　整数单元3

1.2.8　指令并行性3

1.2.9　执行时间4

1.2.10　通过量4

1.2.11　正交性4

1.2.12　保留区4

1.2.13　实现4

1.3 小结4

第二章　体系结构的定义及原因5

2.1 CISC和RISC处理的对比5

2.2　价格和性能的对比7

2.3　RISC设计基础9

2.3.1　均匀长度的指令9

2.3.2　简化的指令任务9

2.3.3　寄存器—寄存器结构10

2.3.4　大型寄存器文件10

2.4　实现的广度11

2.5　对于用户而言所有这些意味着什么12

2.6　小结14

第三章　Power PC同盟15

3.1 同盟的目标15

3.2　Power PC同盟的历史15

3.3　小结17

第四章　操作系统和Power PC体系结构19

4.1　哪一个是最好的操作系统19

4.2　Apple和操作系统20

4.3　IBM和操作系统21

4.4　PowerOpen联盟22

4.5　IBM的Workplace OS24

4.6　小结24

第五章　Power PC RISC体系结构的起源25

5.1　大型机、微处理器和两者之间的关系25

5.2　改变前景：个人计算机的崛起25

5.3　RISC体系结构：大型机和小型机的原型27

5.4　RISC体系结构诞生——IBM的电话交换系统28

5.5　第一台RISC原型计算机28

5.6　IBM的RS/6000和POWER体系结构29

5.7　POWER和Power PC31

5.8　小结32

第六章　建立灵活的RISC体系结构33

6.1　设计准则34

6.2　Power PC体系结构规范的灵活性34

6.2.1　Power PC体系结构的三个层次34

6.2.2　其它内部微体系结构问题36

6.3　Power PC体系结构定义39

6.4　Power PC体系结构的层次39

6.4.1　用户指令集体系结构（UISA）39

6.4.2　虚拟环境体系结构（VEA）39

6.4.3　操作环境体系结构（OEA）40

6.5　64位和32位体系结构定义40

6.6　Power PC寄存器组40

6.7　用户级寄存器41

6.7.1　支持分支处理的寄存器41

6.7.2　支持整型运算的寄存器42

6.7.3　支持浮点运算的寄存器42

6.7.4　时间基数寄存器（用户级可读）42

6.8　管理员级寄存器43

6.8.1　用于异常处理的寄存器43

6.8.2　用于存储器管理的寄存器44

6.8.3　用于定时的寄存器44

6.8.4　杂类和任选SPRs44

6.8.5　硬件实现寄存器45

6.9　存储器数据组织和数据传送45

6.10　浮点转换45

6.11　大模式和小模式字节次序45

6.12　Power PC指令集和寻址方式45

6.12.1　用户级指令46

6.12.2　VEA定义的用户级指令47

6.12.3　OEA定义的管理员级指令48

6.12.4　有效地址48

6.12.5　Power PC高速缓存模式49

6.12.6　Power PC异常模式49

6.12.7　Power PC存储器管理模式52

6.13　小结53

第七章　Power PC处理器系列简介55

7.1　Power PC——芯片55

7.2　体系结构兼容的程度56

7.2.1 60157

7.2.2 60357

7.3　601综述58

7.3.1 601指令集59

7.3.2　601指令分派60

7.3.3　601执行单元60

7.3.4　601高速缓存实现61

7.3.5　601存储单元62

7.3.6　601系统总线63

7.3.7　601存储器管理单元（MMU）64

7.3.8　601多处理器支持64

7.3.9　601测试能力64

7.4　603综述64

7.4.1　603指令集65

7.4.2　603指令分派65

7.4.3　603执行单元67

7.4.4　603高速缓存实现67

7.4.5　603存储器组织单元（MMUs）68

7.4.6　系统接口68

7.4.7　603集成电源管理69

7.4.8　603测试功能69

7.5　小结69

第八章　Apple的Power PC系统71

8.1　Power Macintosh系统综述71

8.2　Power Macintosh 6100/6072

8.3　Power Macintosh 7100/6673

8.4　Power Macintosh 8100/8074

8.5　Power Macintosh AV模式76

8.6　Apple的Power PC升级选项76

8.6.1　Power Macintosh逻辑板升级76

8.6.2　Power Macintosh升级卡77

8.7　显示器选项78

8.8　小结79

第九章　RS/6000 POWER联盟81

9.1　系统控制单元（SCU）84

9.2　执行单元84

9.3　POWER指令集87

9.4　小结90

第十章　Power PC寄存器组91

10.1　寄存器存取方式92

10.2　寄存器组综述93

10.3　用户级寄存器94

10.3.1　支持整型指令的寄存器94

10.3.2　支持浮点指令的寄存器94

10.3.3　支持分支指令的寄存器96

10.3.4　用于定时的寄存器98

10.4　管理员级寄存器101

10.4.1　系统配置和状态寄存器101

10.4.2　支持异常处理的寄存器105

10.4.3　用于存储器管理的寄存器106

10.4.4　定时寄存器109

10.4.5　其它和任选SPRs110

10.5　对应具体实现的寄存器（HID）111

10.6 小结111

第十一章　Power PC指令集113

11.1　分支和流程控制指令114

11.1.1　无条件分支指令115

11.1.2　条件分支指令115

11.1.3　条件分支到链接寄存器指令116

11.1.4　条件分支转向计数寄存器116

11.1.5　条件寄存器逻辑指令117

11.1.6　陷井指令117

11.1.7　系统链接指令118

11.2　整型寄存器——寄存器指令118

11.2.1　整型运算指令119

11.2.2　整型比较指令126

11.2.3　整型逻辑指令121

11.2.4　整型循环和移位指令122

11.3　浮点寄存器——寄存器指令124

11.3.1　浮点运算指令124

11.3.2　浮点乘加指令125

11.3.3　浮点舍入和转换指令126

11.3.4　浮点比较指令127

11.3.5　浮点状态和控制寄存器指令128

11.4　读出和写入指令128

11.4.1　整型读出指令129

11.4.2　整型写入指令130

11.4.3　带反向字节序整型读出和写入指令131

11.4.4　整型读写多条指令131

11.4.5　整型传送字符串指令132

11.4.6　浮点读出指令133

11.4.7　浮点写入指令133

11.5　浮点传送指令134

11.6　存储器同步指令135

11.7　处理器控制指令136

11.8　处理器控制指令——管理员级137

11.9　存储器控制指令——用户级137

11.10　存储器控制指令——OEA138

11.11　段寄存器操作指令138

11.12　段／转换旁视缓冲区组织指令——管理员级139

11.13　外部控制指令——可选139

11.14　小结140

第十二章　Power PC存储器规范141

12.1　浮点操作数表示法141

12.2　数值表示法142

12.3　有理数和无理数143

12.4　存储器中的数据组织和数据传送144

12.5　数据对齐调整144

12.6　操作数排列对于性能的影响144

12.7　存储器数据表示法——大和小模式字节次序145

12.8 小结147

第十三章　Power PC存储器管理模式149

13.1　逻辑和物理存储器空间如何分区149

13.2　如何进行存储器存取和保护149

13.3　如何转换地址150

13.3.1　模块地址转换151

13.3.2　页面地址转换152

13.3.3　I/O控制器接口转换153

13.3.4　不转换模式153

13.4　小结154

第十四章　Power PC高速缓存实现模式155

14.1　便宜的慢速存储器资源155

14.2　板上存储器156

14.3　高速缓存的优点157

14.4　寄存器文件158

14.5　转换旁视缓冲区（TLB）159

14.6　Power PC处理器中的高速缓存实现159

14.7　高速缓存连贯性159

14.8　存储器管理存取模式位——W、I、M和G160

14.9　MESI协议161

14.10　高速缓存控制指令162

14.11　小结163

第十五章　Power PC异常模式165

15.1　Power PC异常事件定义167

15.1.1　系统复位异常事件（x′00100′）167

15.1.2　机器检查异常事件（x′00200′）167

15.1.3　数据存取异常事件（x′00300′）和指令存取异常事件（x′00400′）168

15.1.4　外部中断（x′00500）169

15.1.5　对齐调整异常事件（x′00600′）169

15.1.6　整型对齐调整异常事件170

15.1.7　程序异常事件（x′00700′）170

15.1.8　浮点无效异常事件（x′00800′）172

15.1.9　递减异常事件（x′00900′）172

15.1.10　系统调用异常事件（x′00C00′）173

15.1.11　单步异常事件（x′00D00′）173

15.1.12　浮点帮助异常事件（x′00E00′）173

15.2　小结174

第十六章　Power PC 601 RISC处理器175

16.1　Power PC 601处理器综述176

16.2　601指令单元和分支处理单元177

16.3　601整型单元（IU）179

16.4　601浮点单元180

16.5　601存储器管理单元（MMU）和高速缓存实现181

16.6　601高速缓存实现182

16.7　601存储器单元183

16.8　601寄存器组184

16.9　601指令集185

16.10　601异常模式186

16.11　601系统接口187

16.12　硬件调试用的测试信号188

16.13　小结190

第十七章　Power PC 601 RISC处理器指令定时193

17.1　601指令定时——综述194

17.2　流水线描述194

17.3　整型单元同步标记198

17.4　分支分派199

17.5　浮点分派199

17.6　分派中的标记问题199

17.7　分支流水线200

17.8　整型流水线200

17.9　整型执行阶段（IE）201

17.10　整型流水线——ALU指令202

17.11　整型ALU指令——整型比较阶段203

17.12　整型算术指令定时203

17.13　整型流水线——存储器访问指令205

17.14　存储器访问指令——CARB阶段206

17.15　存储器访问指令——高速缓存访问（CACC）阶段206

17.16　存储器访问指令——缓冲阶段（ISB和FPSB）206

17.17　存储器访问指令——读出写回阶段（IWL）207

17.18　读出和写入指令——整型完成阶段（IC）207

17.19　单寄存器读出指令定时207

17.20　单寄存器整型写入指令定时208

17.20.1　浮点流水线209

17.20.2　浮点译码阶段（FD）209

17.20.3　浮点乘阶段（FPM）211

17.20.4　浮点加阶段（FPA）211

17.20.5　浮点写回阶段（FWA和FWL）211

17.20.6　浮点指令定时211

17.20.7　浮点写入指令定时212

17.20.8　单精度指令定时212

17.20.9　双精度指令定时213

17.21　小结214

第十八章　Power PC 603 RISC处理器215

18.1　603处理器对应低能耗环境进行的优化215

18.2　指令单元和分支处理单元217

18.3　603整型单元218

18.4　603浮点单元218

18.5　603读出／写入单元（LSU）219

18.6　603系统寄存器单元（SRU）219

18.7　603完成单元219

18.8　603存储器管理单元（MMUs）220

18.9　603高速缓存单元220

18.10　603电源管理系统221

18.11　603寄存器组222

18.12　603指令集222

18.13　603异常模式223

18.14　603处理器总线接口223

18.15　系统接口224

18.16　603信号225

18.17　小结226