《表2 Flash Image分区结构》
在Intel PCH平台中,PCIE接口的配置是通过FITC这一软件工具来进行配置的;而由FITC工具配制生成的Flash Image,根据PCH平台SPI编程规范的说明,它是有固定结构的,总共被分成5个区,BIOS区块是配置完成启动到进入系统的模块组件,ME是Intel管理整个芯片设备的模块组件,GbE是网络通信模块的组件,PDR是存放平台数据的模块组件[7]。其分区结构如表2所示。
图表编号 | XD0090511900 严禁用于非法目的 |
---|---|
绘制时间 | 2019.08.20 |
作者 | 郑志红、周春芬 |
绘制单位 | 研祥智能科技股份有限公司、国家特种计算机工程技术研究中心、研祥智能科技股份有限公司、国家特种计算机工程技术研究中心 |
更多格式 | 高清、无水印(增值服务) |