《表1 以铯钟作为TDC工作时钟时拟合修正情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的TDC系统偏差修正方法的研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

ps

根据所测得的样本数据通过最小二乘的方法建立一次模型，对于铯钟来说拟合的直线方程为y=7.38×10-11 x+486，其斜率为7.38×10-11。根据方程求出拟合后的系统偏差修正量，得到修正后的系统偏差，表1为以铯钟作为TDC工作时钟时的0～1s测量范围内不同待测时间间隔的系统偏差与修正后结果的对比，通过一次线性拟合，将系统偏差降至100ps以下。整个区间所有测试值的系统偏差拟合修正后的结果如图8所示，此时整个测量范围所有测试值的系统偏差平均值为39ps。本文中所有系统偏差均指实际测量值减去标校真值的结果，在对数坐标系中作图时负值使用绝对值表示。