《表1 核心插值电路输入不同相位时钟时对应的插值输出区间》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种1 GHz～6 GHz宽频高线性度相位插值电路的设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

将锁相环产生的8相时钟以差分信号形式分别输入4个差分对中，以一个时钟周期划为8个象限，时钟相位按照逆时针方向递增，如图4所示。通过数字滤波器对两个边界差分时钟输出互补的温度计码产生任一时钟相位输出。当一个边界差分时钟的DAC控制码增大时，另一边界时钟的DAC控制码减小相应的值，从而保证权重和不变（十进制128），使得插值输出时钟相位不会超出边界。表1中对不同象限时钟及其对应的输入差分对进行了说明。以33°输出相位为例，差分对Φ0-Φ1连接0°、180°时钟，差分对Φ2-Φ3连接90°、270°时钟。数字滤波器输出DAC1的控制码为0001100000（十进制对应为96），DAC2的控制码为0000100000（十进制对应为32），同时关闭DAC3和DAC4，此时插值器输出的时钟相位即为33°。输入时钟可按照表1所示，插值第二单元与第一单元输入信号相差90°，即可得输出的时钟相位即为123°，实现4相差分时钟输出。