《表1 功率捷变控制位对应》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《捷变信号发生器中功率捷变设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

能够利用以上技术方法[12]实现百纳秒功率捷变，关键硬件电路设计主要包括数控衰减器选用和高速数据流数字量的设计与确定。本方法中选用的数控衰减器为GaAs系列高速衰减器，此系列衰减器控制简单方便，响应时间非常快，最大衰减量下的响应时间<80ns，能实现了0.5dB的衰减精度。针对此衰减器芯片，具体硬件控制电路中设计了6位控制位，分别对应衰减器的0.5、1、2、4、8、16dB，实现最大31.5dB，最小0dB的衰减量，如表1及2所示。