《表3 同构IP核的测试结果》
*序号代表不同的FPGA配置位流
其次,由于目前SOC中往往集成大量的同构IP核,对其测试一般采用内建自测试的方法,因此我们使用测试壳来包裹大量被测同构IP核的内建自测试(BIST)模块,我们采用MarchSS算法以及文献[8][9]中的算法来设计RAM和DSP的BIST电路模块(如图6),然后控制测试壳完成测试.全局20MHz测试时钟由外部信号发生器提供,测试结果见于表3.
图表编号 | XD0043856100 严禁用于非法目的 |
---|---|
绘制时间 | 2019.02.05 |
作者 | 马昕煜、徐瀚洋、王健 |
绘制单位 | 复旦大学专用集成电路和系统国家重点实验室、复旦大学专用集成电路和系统国家重点实验室、复旦大学专用集成电路和系统国家重点实验室 |
更多格式 | 高清、无水印(增值服务) |