《表1 FPGA硬件资源消耗比较》
表1是分别使用本文同步算法和经典算法的接收机数字基带(不包含帧处理)FPGA资源消耗比较。虽然对经典算法进行了优化设计,降低了进行相关计算的输入信号和本地系数的位宽,但其仍消耗了较多的逻辑资源,占用总逻辑资源42%,而使用本文算法仅占用总逻辑资源25%。通过上述分析可知,本文算法相对于同步滤波算法不仅提高了接收机的解调性能而且节省了资源消耗。
图表编号 | XD0030636000 严禁用于非法目的 |
---|---|
绘制时间 | 2019.05.06 |
作者 | 朱子文、张涛、关汉兴 |
绘制单位 | 武汉科技大学冶金自动化与检测技术教育部工程研究中心、武汉科技大学冶金自动化与检测技术教育部工程研究中心、长飞光纤光缆有限公司 |
更多格式 | 高清、无水印(增值服务) |