《表1 实验所使用的数据集》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种用于SLAM的嵌入式光束平差法加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文使用搭载Xilinx xc7z020clg484-1 FPGA芯片的Zedboard开发板对提出的加速器设计进行评估．本文的设计与Google公司的开源最优化库Ceres-Solver[20]软件进行比较．Ceres-Solver运行在两个处理器平台上：x86平台使用带有8 GB内存的Intel Core i5-8400，主频为2.8 GHz；ARM平台使用Zynq-7000系列FPGA中内置的双核ARM CortexA9，带有1 GB内存，主频为667 MHz．软件实现使用双精度浮点数，硬件设计使用单精度浮点数．RMP最大的时钟频率为50 MHz，RPP最大的时钟频率为150 MHz．评估的数据集选自华盛顿大学Bundle Adjustment in the Large（BAL）数据集[21]中图片数量小于50的5个数据集，其所含有的照片数、三维点数目和观测数见表1．该选用的数据集可以满足小型SLAM中全局BA建图和大型SLAM中局部建图的要求[7]．本节主要评估了硬件设计的资源使用情况、性能和功耗．