《表1 六链并行TDC与双链三路TDC的性能对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的高精度时间数字转换电路设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

经测试，由表1可知，六链并行TDC的等效分辨率为5.87 ps，RMS测量精度为10.4 ps；双链三路TDC在分辨率、RMS精度、DNL/INL等指标上同样性能优良，相比于六链并行TDC，该电路占用的FPGA逻辑资源降低约43.1%，进而降低了芯片功耗，功耗降低约36.8%.