《表1 性能参数总结：采用TDC和SAR的高速低功耗两步式结构ADC设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《采用TDC和SAR的高速低功耗两步式结构ADC设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

经过测试，图10分别显示了在1 MHz和25 MHz时满量程输入的快速傅里叶变换曲线。测得的信噪比失真比SNDR（Signal-to-Noise Distortion Ratio）从56 d B降低到53.7 d B，因为输入频率从1 MHz增加到25 MHz。通过（SNDR-1.76）/6.02计算得出，ENOB的结果分别为9 bits和8.62 bits。在1 MHz和25MHz输入端测得的无杂散动态范围SFDR（SpuriousFree Dynamic Ranges）分别为63 d B和60 d B。测量的动态性能曲线图表明，提出的伪差分TDC架构有效地降低了非线性信号强度（主要为二次谐波形式）。图11显示了测得的动态性能与输入和采样频率之间的关系。本文提出ADC的性能总结如表1所示。