《表2 SAR ADC系统中各个模块的功耗》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《一种12位84 dB无杂散动态范围的高精度低功耗SAR ADC》
本SAR ADC的电路采用CSMC 0.18μm CMOS工艺,设计性能指标为:电源电压1.8 V,分辨率12 bits,采样率10 k S/s,差分输入范围0~1.71 V,共模电压0.9 V。在测试ADC动态性能时,需要对周期性信号进行FFT分析,要求采样时间必须是采样周期的整数倍,同时ADC输入信号的频率必须满足Nyquist Frequency定理。综合仿真精度和仿真时间的考虑,在测试时选取256个采样点,采样频率fs=10 k Hz,计算出在相干采样下的奈奎斯特频率(Nyquist Frequency)fin=4.7265625 k Hz,输入差分信号的摆幅为0.95 VREF。表2为SAR ADC系统中各个模块的功耗,可以看出SAR逻辑部分的功耗占整个系统功耗的46.9%。
图表编号 | XD0016611700 严禁用于非法目的 |
---|---|
绘制时间 | 2018.07.20 |
作者 | 谭萍、高博、龚敏、赵新、钱正、王堋钰 |
绘制单位 | 四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室、四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室、四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室、四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室、四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室、四川大学物理科学与技术学院微电子系微电子技术四川省重点实验室 |
更多格式 | 高清、无水印(增值服务) |