《表3 通道2TDC实测结果》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《FPGA进位链实现TDC的若干关键技术问题》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

（ps）

从表2和3可知，2通道的实测值与真值之间的偏差均在97ps以内，标准偏差在83ps以内。本文的测试样本覆盖了1s的量程范围，说明在整个量程上所实现TDC的准确性优于97ps，稳定性优于83ps。5AGTMD3G3F31I3实现TDC的性能和EP4CGX150DF27C7器件相当。因此，通过Altera公司的不同系列的FPGA进行所提方法的实现验证，取得了一致结果，说明本文有效解决了在Altera主流器件上利用进位链实现TDC的关键技术问题，且该方法具有一定的通用性。