《表3 运算模块运算效率统计》
若电路数据类型为IEEE-754标准的双精度浮点数,根据测试与调查[7]运算模块运算效率如表3所示。换算成所需时钟周期,可知减少约81.91%的求解限幅信号的运算时间,以及减少约73.30%的求解迭代步长的运算时间。
图表编号 | XD0021785800 严禁用于非法目的 |
---|---|
绘制时间 | 2018.11.15 |
作者 | 田致铭、孟李林、白菊蓉 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |
若电路数据类型为IEEE-754标准的双精度浮点数,根据测试与调查[7]运算模块运算效率如表3所示。换算成所需时钟周期,可知减少约81.91%的求解限幅信号的运算时间,以及减少约73.30%的求解迭代步长的运算时间。
图表编号 | XD0021785800 严禁用于非法目的 |
---|---|
绘制时间 | 2018.11.15 |
作者 | 田致铭、孟李林、白菊蓉 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |