《表1 抗单粒子致电离干扰高速SerDes接口芯片性能对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向空间辐照环境的星载高速数字接口芯片设计方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

将本文抗辐照SerDes芯片的性能与相关文献进行了对比，结果如表1所示。由表1可见：文献[13]及文献[15]采用的体硅CMOS工艺，由于工艺差异，加固效果都远低于采用SOI工艺加固的文献[12]和文献[9]方法；文献[12]采用SOI工艺，因其内核器件特征尺寸为45nm且器件电压阈值为1.0V，比本文采用SOI工艺的130nm的3.3V器件特征尺寸要小、电压阈值要低，也未采用级联编码加固，因此更容易受到低能量的粒子导致发生单比特错误；文献[9]与本文采用工艺相近，由于国内外辐照加固工艺技术的差距，不采用级联编码加固时，文献[9]的单比特错误LET阈值及连续错误LET阈值都优于本文；采用级联编码加固后，本文的单比特错误LET阈值优于文献[9]，连续错误LET阈值低于文献[9]，说明级联编码可显著抑制较低粒子能量导致的单比特错误，但由于工艺加固的差距更高能量粒子造成的连续错误改善有限，在饱和翻转截面方面仍与文献[9]存在差距。对比同类文献，本文在功耗和面积方面付出了较大的设计代价，但对于星载应用，相关代价可以承受。在地球中低轨道，高能粒子分布通量主要在15 MeV·cm2/mg以下。本文的RS-8B/10B级联编码加固方法可显著改善近地轨道的粒子能量导致的错误，以保证SerDes接口芯片在中低轨道星载设备上的可靠工作。