《表1 地址译码电路描述》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种基于FPGA加速配置的设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

FPGA中的每一个配置帧都有特殊的32位地址，主要分为五部分，如图5所示，具体每位的含义见表1。ADDR是地址解析模块，CTRL有一个地址寄存器，通过bistream可以设置这个地址寄存器，通过表1的规则可以分解出并具体定位到FPGA内的每个配置SRAM。地址解析模块可以根据CTRL解析过来的地址进行对比定位，在每1312个配置SRAM会配一个地址解析。