《表6 与以前的加速器实现进行比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的飞行器关键点检测加速器设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

表6选择了几个在FPGA上实现的VGG网络加速器作为对比。由于FPGA平台不同，我们列出了性能密度以便进行比较，性能密度定义为一个DSP在一个周期内执行的算术操作数，消除了时钟频率的影响。我们的PE被计算为两个操作。如表6所示，就性能密度而言，我们的加速器优于文献[15，21]，比文献[20]低5%，从吞吐率角度看，我们的加速器吞吐率是文献[21]的1.24倍，是文献[15]的6.75倍，而文献[20]加速器使用了比其他加速器高得多的时钟频率获得最佳的吞吐率性能。