《表1 异构体系中模块分配列表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《异构多核人工智能SoC芯片的低功耗设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

芯片内部SPARC CPU是AXI总线上的主设备；AI协处理单元作为也是AXI总线上的主设备，可以读写任何从设备的数据，但同时受CPU内核控制。总线上的从设备为:片内外设、片上存储器、片外存储器、片外IO等，这些从设备统一编址，被各处理器核心平等共享。总线控制器负责对总线访问进行仲裁和管理，仲裁管理逻辑和算法包括:固定优先、总线锁定、定时释放等。可通过对寄存器的设置选择仲裁管理逻辑和算法。