《表1 用全比较方法的度量比较结果》
1)在第1个时钟周期内完成数据的比较,用上述FC基础比较单元完成比较,并记录结果如表1所示。表1中Z值为输入度量两两比较结果,这里将其赋值给变量a-g。用FPGA仿真语言verilog表示为:
图表编号 | XD00157808600 严禁用于非法目的 |
---|---|
绘制时间 | 2020.04.01 |
作者 | 李怡、高军萍、李琦、王娇、王彤 |
绘制单位 | 河北工业大学电子信息工程学院、河北工业大学电子信息工程学院、河北工业大学电子信息工程学院、河北工业大学电子信息工程学院、河北工业大学电子信息工程学院 |
更多格式 | 高清、无水印(增值服务) |