《表3 HDCS与ISMART数据读取、缓存数比较》
实验结果表明,数据单次访问后,单次读写后HDCS计算结构中最少可连续计算约2.09次,片内数据存储的使用相较于ISMART结构减少了约65%,同时片外读取次数仍降低约13%。在100MHz的时钟驱动下,单个计算模块最优情况下每秒可进行3.47G次MAC运算,在当前嵌入式平台CNN处理器的设计应用中具有一定价值。
图表编号 | XD00150207400 严禁用于非法目的 |
---|---|
绘制时间 | 2020.05.01 |
作者 | 聂宇琛、唐雪寒、马瑶、马钟、李申 |
绘制单位 | 西安微电子技术研究所、西安微电子技术研究所、西安微电子技术研究所、西安微电子技术研究所、西安微电子技术研究所 |
更多格式 | 高清、无水印(增值服务) |