《表2 荧光数据缓存的实现方式》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于Zynq的数字PCR荧光数据采集系统框架设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

在PL中ADC1、ADC2、ADC3、ADC4模块分别实现四个通道的ADC芯片LTC2370（16bit，2Msps）的驱动，接收四色荧光通道（FAM，VIC，ROX，TAMRA）的数据并转换成并行数据传给ADC＿Store模块。ADC＿Store模块使用兵乓buffer方式实现荧光数据的缓存，对于同步采集到的四色荧光通道数据，每个数据分别属于这四个通道中的一个，因此需要在缓存的过程中对数据进行分通道整理。ADC＿Freq模块实现采样率设置的功能，初始化时采样率为800KHz，采样率满足以下条件，1≤Freq≤2MHz。CTRL＿TR模块实现荧光数据写入AXI4控制逻辑，具有DDR3缓存地址控制器、突发写长度控制器等功能。荧光数据缓存的实现方式如表2所示。