《表1 安全性总汇表：一种高安全高可靠处理单元架构设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种高安全高可靠处理单元架构设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

使用锁步CPU和基于FPGA的安全组件确保了系统级安全的交叉验证机制。此高安全高可靠设计方案使各元件之间实现了最佳交互，使系统更简单、更强大，安全性汇总如表1所示。通过采用FPGA逻辑分离主要功能（电源）和故障安全装置（监控、检测和安全状态控制等）减少潜在失效和共性失效。采用基于FPGA的安全组件，这种交叉检验类似于监控定时的问询功能，提供系统外部检测，并提供了进一步保证故障检测的另一冗余。