《表1 可重构结构AES算法性能对比情况表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《可重构分组密码多发射流水处理架构研究与设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本设计采用Verilog硬件描述语言对分组密码算法进行RTL级描述，利用QuartusⅡ9.0软件工具对设计进行时序仿真，并选用65 nm CMOS工艺标准单元库逻辑综合获得硬件资源代价。验证环境使用Synopsys公司的DC（Design Compiler）逻辑综合工具，它可以将硬件设计代码转换为门级网表，并且能够映射为特定工艺下的标准单元。为保证工作稳定性，将RMPA的工作频率设置为350 MHz，根据仿真综合结果，为更加全面地评估RMPA的实现性能，本文选取典型分组密码算法AES进行分析。RMPA与其他可重构结构性能对比情况如表1所示。其中RCBCP[5]和Cryptonite[8]为专用指令密码处理器，Celator[9]、RCPA[10]和S-RCCPA[11]为可重构阵列密码处理结构。由于各处理结构采用的工艺有较大差异，因此将各结构的面积和吞吐率均按照65 nm CMOS工艺换算并进行比较。