《表1 执行时间对比:可重构视频阵列处理器测试平台设计与实现》
为满足不同测试序列的更换需求,分别以标准测试序列akiyo_qcif_176×144.yuv、carphone144×176.yuv、foreman_qcif.yuv和highway_qcif.yuv为例测试H.265/HEVC中算法映射的可行性。如图12所示为测试结果,其中,图12(a)和图12(b)分别为akiyo_qcif_176×144.yuv测试序列的软件测试结果和可重构视频阵列处理器测试结果;图12(c)和图12(d)为carphone144×176.yuv序列的测试结果;图12(e)和图12(f)为foreman_qcif.yuv序列的测试结果;图12(g)和图12(h)为highway_qcif.yuv序列的测试结果;可以看出平台重构的图12(b)、图12(d)、图12(f)和图12(h)图的质量远远优于软件测试的图12(a)、图12(c)、图12(e)和图12(g)图。在软件上执行上述测试序列帧内帧间各一帧,需要12.732 s,在该平台上需要49320000周期,根据硬件频率100 MHz,总共用时0.493 2 s,执行时间如表1所示。
图表编号 | XD00175694100 严禁用于非法目的 |
---|---|
绘制时间 | 2020.05.18 |
作者 | 蒋林、贺飞龙、山蕊、王帅、吴皓月、武鑫 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学计算机学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |